Effizienzsteigerung durch KI: TSMC setzt auf innovative Chip-Designs
Die kontinuierlich steigenden Anforderungen an Rechenleistung und Energieeffizienz der Künstlichen Intelligenz treiben die Entwicklung in der Chip-Industrie in neue Richtungen. Taiwan Semiconductor Manufacturing Co (TSMC), der weltweit größte Hersteller von Computerchips, präsentierte auf einer Konferenz in Silicon Valley einen ambitionierten Plan zur Verbesserung der Energieeffizienz dieser essenziellen Bauteile.
Durch den Einsatz von KI-gesteuerter Software zur Chipherstellung hofft TSMC, die Energieeffizienz seiner Produkte um das Zehnfache zu steigern. Bei Nvidia, einem führenden Anbieter von KI-Servern, beträgt der aktuelle Energieverbrauch während anspruchsvoller Aufgaben bis zu 1.200 Watt, was der dauerhaften Stromversorgung von 1.000 US-Haushalten entsprechen würde.
TSMC strebt hier signifikante Energieeinsparungen durch innovative Chipdesigns an, bei denen mehrere kleine "chiplets" verschiedener technischer Konzepte zu einem einzigen leistungsfähigen Paket kombiniert werden. Diese Revolution in der Chipherstellung wird von KI-Trends begleitet, die zunehmend Software-Tools von Unternehmen wie Cadence Design Systems und Synopsys beinhalten.
Beide Unternehmen stellten zeitgleich mit TSMC neue Produkte vor, die im engen Dialog mit dem Chiphersteller entwickelt wurden. Die Software ermöglicht es, komplexe Entwurfsaufgaben in Minuten zu erledigen, während menschliche Ingenieure hierfür bislang zwei Tage benötigten.
"Das maximiert die Möglichkeiten unserer Technologie erheblich," erläuterte Jim Chang, stellvertretender Direktor der 3DIC Methodology Group bei TSMC, in seiner Präsentation. Die bisherigen konventionellen Herstellungsmethoden stoßen zunehmend an physikalische Grenzen, besonders bei der Datenübertragung über elektrische Verbindungen in Chips.
Kaushik Veeraraghavan von Meta Platforms betonte in seiner Keynote, dass es sich hierbei nicht nur um ein ingenieurtechnisches, sondern um ein grundlegendes physikalisches Problem handelt. Die Herausforderung besteht darin, neue Technologien wie optische Verbindungen in der Praxis der massiv in Datenzentren eingesetzten Chips zuverlässig zu machen.
